Слои: 8
Тип последовательности: 3+N+3
Отделка поверхности: ENIG
Отверстия: 0,1 мм
Толщина трассы: 0,05 мм
Подложка интегральной схемы располагается между кремниевым кристаллом и основной печатной платой, обеспечивая соединения с малым шагом, которые не поддерживаются стандартными платами. По мере увеличения плотности упаковки этот слой становится критически важным для поддержания стабильной передачи сигнала и надежного распределения питания.
Большинство подложек для интегральных схем разрабатываются для конкретных проектов, а не производятся как стандартные изделия. Конструкция обычно определяется топологией микросхемы, структурой корпуса и целевыми показателями производительности. Ширина линий, количество слоев и конфигурация переходных отверстий корректируются в соответствии со сложностью трассировки устройства.
Подложки для интегральных схем создаются с использованием структур межсоединений высокой плотности. Для трассировки сигналов в очень ограниченном пространстве используются тонкие линии, микропереходы и многослойные процессы построения. По мере усложнения конструкций увеличивается количество слоев, а вместе с ним и потребность в более точном контроле выравнивания.
Толщина медного слоя выбирается в зависимости от функционального назначения схемы. Тонкий медный слой обеспечивает плотную трассировку сигналов, тогда как более толстый слой используется в областях, по которым протекает больший ток. Качество обработки поверхности выбирается в соответствии с требованиями сборки и для обеспечения стабильного качества пайки.
Сочетание структуры слоев, конструкции переходных отверстий и выбора материалов напрямую влияет на электрическую стабильность и точность сборки.
Конструкция подложки интегральной схемы меняется в зависимости от области её применения.
Высокопроизводительное вычислительное и коммуникационное оборудование требует стабильной передачи сигнала в условиях высоких скоростей. В автомобильной электронике больше внимания уделяется долговременной надежности и устойчивости к перепадам температуры. В потребительских устройствах основное внимание уделяется уменьшению размеров при сохранении функциональности.
Эти различия означают, что подложки для интегральных схем редко бывают взаимозаменяемыми. Каждая конструкция разрабатывается с учетом условий эксплуатации, а не просто на основе общих технических характеристик.
Производство подложек для интегральных схем требует строгого контроля на нескольких этапах процесса. По мере уменьшения ширины линий и увеличения количества слоев небольшие отклонения могут влиять как на выход годной продукции, так и на производительность.
Ключевые факторы включают формирование микроотверстий, выравнивание слоев и контроль деформации платы в процессе ламинирования. Эти факторы напрямую влияют на характеристики подложки как во время сборки, так и в процессе эксплуатации.
Перед отгрузкой подложки проходят электрические испытания и структурный контроль для подтверждения связности и внутреннего качества. Во многих областях применения они также должны сохранять стабильность при перепадах температур и длительной эксплуатации, что делает надежность важнейшим требованием.
Сектор | Прорывные варианты использования | Повышение производительности |
ИИ/высокопроизводительные вычисления | 3D-многослойная структура HBM на подложках графического процессора | Пропускная способность 8 ТБ/с; на 50% меньший размер. |
5G-коммуникации | Модули фазированных антенных решеток миллиметрового диапазона | 64-элементные массивы размером 10×10 мм |
Автомобильная промышленность | Блоки управления LiDAR, контроллеры питания электромобилей | Работа при температуре от -40°C до 150°C; соответствие стандарту ASIL-D. |
Медицинский | Имплантируемые нейронные регистраторы, эндоскопы | Биосовместимый; толщина 0,1 мм. |
Потребительские технологии | Складные телефонные процессоры, очки дополненной реальности | На 30% тоньше, чем SIP-панель на основе печатной платы. |